計(jì)算機(jī)組織與結(jié)構(gòu)：性能設(shè)計(jì)（第五版）

第一部分 概述
第1章 導(dǎo)論
1.1 計(jì)算機(jī)組織和體系結(jié)構(gòu)
1.2 結(jié)構(gòu)和功能
1.2.1 功能
1.2.2 結(jié)構(gòu)
1.3 本書內(nèi)容的組織
1.4 因特網(wǎng)和萬(wàn)維網(wǎng)資源
第2章 計(jì)算機(jī)的演變和性能
2.1 計(jì)算機(jī)簡(jiǎn)史
2.1.1 第一代：真空管
2.1.2 第二代：晶體管
2.1.3 第三代：集成電路
2.1.4 以后的幾代
2.2 性能設(shè)計(jì)
2.2.1 微處理器的速度
2.2.2 性能平衡
2.3 Pentium和PowerPC的進(jìn)展
2.3.1 Pentium
2.3.2 PowerPC
2.4 參考文獻(xiàn)和Web站點(diǎn)
2.5 習(xí)題
第二部分 計(jì)算機(jī)系統(tǒng)
第3章 系統(tǒng)總線
3.1 計(jì)算機(jī)的部件
3.2 計(jì)算機(jī)功能
3.2.1 取指周期和執(zhí)行周期
3.2.2 I/O功能
3.3 互連結(jié)構(gòu)
3.4 總線互連
3.4.1 總線結(jié)構(gòu)
3.4.2 多總線分級(jí)結(jié)構(gòu)
3.4.3 總線設(shè)計(jì)的要素
3.5 PCI
3.5.1 總線結(jié)構(gòu)
3.5.2 PCI命令
3.5.3 數(shù)據(jù)傳送
3.5.4 仲裁
3.6 參考文獻(xiàn)和Web站點(diǎn)
3.7 習(xí)題
附錄3A 時(shí)序圖
第4章 內(nèi)部存儲(chǔ)器
4.1 計(jì)算機(jī)存儲(chǔ)系統(tǒng)概述
4.1.1 存儲(chǔ)系統(tǒng)的特性
4.1.2 存儲(chǔ)器分層結(jié)構(gòu)
4.2 半導(dǎo)體主存儲(chǔ)器
4.2.1 半導(dǎo)體隨機(jī)存儲(chǔ)器分類
4.2.2 組織
4.2.3 芯片邏輯
4.2.4 芯片封裝
4.2.5 模塊組織
4.2.6 糾錯(cuò)
4.3 Cache存儲(chǔ)器
4.3.1 原理
4.3.2 Cache的設(shè)計(jì)要素
4.4 Pentium Ⅱ和PowerPC的Cache組織
4.4.1 PentiumⅡ的Cache組織
4.4.2 PowerPC的Cache結(jié)構(gòu)
4.5 高級(jí)DRAM結(jié)構(gòu)
4.5.1 增強(qiáng)型DRAM
4.5.2 帶Cache的DRAM
4.5.3 同步DRAM
4.5.4 Rambus DRAM
4.5.5 RamLink
4.6 參考文獻(xiàn)和Web站點(diǎn)
4.7 習(xí)題
附錄4A 兩級(jí)存儲(chǔ)器的性能特點(diǎn)
4A.1 局部性
4A.2 兩級(jí)存儲(chǔ)器的操作
4A.3 性能
第5章 外部存儲(chǔ)器
5.1 磁盤
5.1.1 數(shù)據(jù)組織和格式化
5.1.2 物理特性
5.1.3 磁盤性能參數(shù)
5.2 RAID（磁盤冗余陣列）
5.2.1 RAID 0級(jí)
5.2.2 RAID 1級(jí)
5.2.3 RAID 2級(jí)
5.2.4 RAID 3級(jí)
5.2.5 RAID 4級(jí)
5.2.6 RAID 5級(jí)
5.2.7 RAID 6級(jí)
5.3 光存儲(chǔ)器
5.3.1 CD-ROM
5.3.2 WORM（一寫多讀光盤）
5.3.3 可擦光盤
5.3.4 DVD
5.3.5 光－磁盤
5.4 磁帶
5.5 參考文獻(xiàn)和Web站點(diǎn)
5.6 習(xí)題
第6章 輸入／輸出
6.1 外部設(shè)備
6.1.1 鍵盤／顯示器
6.1.2 磁盤驅(qū)動(dòng)器
6.2 I／O模塊
6.2.1 模塊功能
6.2.2 I／O模塊結(jié)構(gòu)
6.3 編程控制的I／O
6.3.1 概述
6.3.2 I／O命令
6.3.3 I／O指令
6.4 中斷驅(qū)動(dòng)的I／O
6.4.1 中斷處理
6.4.2 設(shè)計(jì)問(wèn)題
6.4.3 Intel 82C59A中斷控制器
6.4.4 Intel 82C55A可編程外部接口
6.5 存儲(chǔ)器直接存?。―MA）
6.5.1 編程控制的I／O和中斷驅(qū)動(dòng)I／O的不足
6.5.2 DMA功能
6.6 I／O通道和處理器
6.6.1 I／O功能的演變
6.6.2 I／O通道的特性
6.7 外部接口：SCSI和FireWire
6.7.1 接口的類型
6.7.2 點(diǎn)對(duì)點(diǎn)和多點(diǎn)配置
6.7.3 小型計(jì)算機(jī)系統(tǒng)接口（SCSI）
6.7.4 FireWire串行總線
6.8 參考文獻(xiàn)和Web站點(diǎn)
6.9 習(xí)題
第7章 操作系統(tǒng)支持
7.1 操作系統(tǒng)概述
7.1.1 操作系統(tǒng)的目標(biāo)和功能
7.1.2 操作系統(tǒng)的類型
7.2 調(diào)度
7.2.1 長(zhǎng)項(xiàng)調(diào)度
7.2.2 中項(xiàng)調(diào)度
7.2.3 短項(xiàng)調(diào)度
7.3 存儲(chǔ)管理
7.3.1 交換
7.3.2 分區(qū)
7.3.3 分頁(yè)
7.3.4 虛擬存儲(chǔ)器
7.3.5 分段
7.4 PentiumⅡ和PowerPC的存儲(chǔ)管理
7.4.1 PentiumⅡ的存儲(chǔ)管理硬件
7.4.2 PowerPC存儲(chǔ)管理硬件
7.5 參考文獻(xiàn)和Web站點(diǎn)
7.6 習(xí)題
第三部分 中央處理器
第8章 計(jì)算機(jī)算法
8.1 算術(shù)和邏輯單元（ALU）
8.2 整數(shù)表示 
8.2.1 符號(hào)－幅值表示法
8.2.2 2的補(bǔ)碼表示法
8.2.3 不同位長(zhǎng)間的轉(zhuǎn)換
8.2.4 定點(diǎn)表示法
8.3 整數(shù)算術(shù)運(yùn)算
8.3.1 取負(fù)
8.3.2 乘法
8.3.3 除法
8.4 浮點(diǎn)表示
8.4.1 原理
8.4.2 二進(jìn)制浮點(diǎn)表示的IEEE標(biāo)準(zhǔn)
8.5 浮點(diǎn)算術(shù)運(yùn)算
8.5.1 浮點(diǎn)加法和減法
8.5.2 浮點(diǎn)乘法和除法
8.5.3 浮點(diǎn)運(yùn)算的精度問(wèn)題
8.5.4 二進(jìn)制浮點(diǎn)算術(shù)的IEEE標(biāo)準(zhǔn)
8.6 參考文獻(xiàn)和Web站點(diǎn)
8.7 習(xí)題
附錄8A 數(shù)值系統(tǒng)
8A.1 十進(jìn)制系統(tǒng)
8A.2 二進(jìn)制系統(tǒng)
8A.3 二進(jìn)制與十進(jìn)制間的轉(zhuǎn)換
8A.4 十六進(jìn)制表示法
第9章 指令集：特征和功能
9.1 機(jī)器指令特征
9.1.1 機(jī)器指令要素
9.1.2 指令表示
9.1.3 指令類型
9.1.4 地址數(shù)目
9.1.5 指令集設(shè)計(jì)
9.2 操作數(shù)類型
9.2.1 數(shù)值
9.2.2 字符
9.2.3 邏輯數(shù)據(jù)
9.3 PentiumⅡ和PowerPC數(shù)據(jù)類型
9.3.1 Pentium Ⅱ數(shù)據(jù)類型
9.3.2 PowerPC數(shù)據(jù)類型
9.4 操作類型
9.4.1 數(shù)據(jù)傳送類
9.4.2 算術(shù)運(yùn)算類
9.4.3 邏輯類
9.4.4 轉(zhuǎn)換類
9.4.5 輸入/輸出類
9.4.6 系統(tǒng)控制類
9.4.7 控制傳遞類
9.5 Pentium Ⅱ和PowerPC操作類型
9.5.1 Pentium Ⅱ操作類型
9.5.2 PowerPC操作類型
9.6 匯編語(yǔ)言
9.7 參考文獻(xiàn)
9.8 習(xí)題
附錄9A 堆棧
9A.1 堆棧實(shí)現(xiàn)
9A.2 表示式求值
附錄9B 小端和大端次序以及位序
9B.1 字節(jié)排序
9B.2 位排序
第10章 指令集：尋址方式和指令格式
10.1 尋址方式
10.1.1 立即尋址
10.1.2 直接尋址
10.1.3 間接尋址
10.1.4 寄存器尋址
10.1.5 寄存器間接尋址
10.1.6 偏移尋址
10.1.7 堆棧尋址
10.2 Pentium和PowerPC尋址方式
10.2.1 Pentium Ⅱ?qū)ぶ贩绞?br />10.2.2 PowerPC尋址方式
10.3 指令格式
10.3.1 指令長(zhǎng)度
10.3.2 位的分配
10.3.3 可變長(zhǎng)指令
10.4 Pentium和PowerPC指令格式
10.4.1 Pentium Ⅱ指令格式
10.4.2 PowerPC指令格式
10.5 參考文獻(xiàn)
10.6 習(xí)題
第11章 CPU結(jié)構(gòu)和功能
11.1 處理器組織
11.2 寄存器組織
11.2.1 用戶可見寄存器
11.2.2 控制和狀態(tài)寄存器
11.2.3 微處理器寄存器組織的例子
11.3 指令周期
11.3.1 間址周期
11.3.2 數(shù)據(jù)流
11.4 指令流水
11.4.1 流水線策略
11.4.2 流水線的性能
11.4.3 轉(zhuǎn)移處理
11.4.4 Intel 80486的流水線
11.5 Pentium處理器
11.5.1 寄存器組織
11.5.2 MMX寄存器
11.5.3 中斷處理
11.6 PowerPC處理器
11.6.1 寄存器組織
11.6.2 中斷處理
11.7 參考文獻(xiàn)
11.8 習(xí)題
第12章 精簡(jiǎn)指令集計(jì)算機(jī)
12.1 指令執(zhí)行特征
12.1.1 操作
12.1.2 操作數(shù)
12.1.3 過(guò)程調(diào)用
12.1.4 結(jié)論
12.2 大寄存器方案的使用
12.2.1 寄存器窗口
12.2.2 全局變量
12.2.3 大寄存器集與Cache的對(duì)比
12.3 基于編譯器的寄存器優(yōu)化
12.4 精簡(jiǎn)指令集結(jié)構(gòu)
12.4.1 CISC的理由
12.4.2 精簡(jiǎn)指令集結(jié)構(gòu)特征
12.4.3 CISC與RISC特征對(duì)比
12.5 RISC流水線技術(shù)
12.5.1 規(guī)整指令的流水線技術(shù)
12.5.2 流水線的優(yōu)化
12.6 MIPS R4000
12.6.1 指令集
12.6.2 指令流水線
12.7 SPARC
12.7.1 SPARC寄存器組
12.7.2 指令集
12.7.3 指令格式
12.8 RISC與CISC的爭(zhēng)論
12.9 參考文獻(xiàn)
12.10 習(xí)題
第13章 超標(biāo)量處理器
13.1 概述
13.1.1 超標(biāo)量與超級(jí)流水線
13.1.2 限制
13.2 設(shè)計(jì)考慮
13.2.1 指令級(jí)并行性和機(jī)器并行性
13.2.2 指令發(fā)射策略
13.2.3 寄存器重命名
13.2.4 機(jī)器并行性
13.2.5 轉(zhuǎn)移預(yù)測(cè)
13.2.6 超標(biāo)量執(zhí)行
13.2.7 超標(biāo)量實(shí)現(xiàn)
13.3 Pentium Ⅱ
13.3.1 取指令和譯碼單元
13.3.2 重排序緩沖器
13.3.3 派遣/執(zhí)行單元
13.3.4 回收單元
13.3.5 轉(zhuǎn)移預(yù)測(cè)
13.4 PowerPC
13.4.1 PowerPC 601
13.4.2 轉(zhuǎn)移處理
13.4.3 PowerPC 620
13.5 MIPS R10000
13.6 UltraSPARC Ⅱ
13.6.1 內(nèi)部組織
13.6.2 流水線
13.7 IA－64/Pentium
13.7.1 推動(dòng)因素
13.7.2 組織
13.7.3 指令格式
13.7.4 斷定執(zhí)行
13.7.5 推測(cè)裝入
13.8 參考文獻(xiàn)和Web站點(diǎn)
13.9 習(xí)題
第四部分 控制器
第14章 控制器操作
14.1 微操作
14.1.1 指令周期的子周期
14.1.2 指令周期
14.2 CPU控制
14.2.1 功能需求
14.2.2 控制信號(hào)
14.2.3 控制信號(hào)舉例
14.2.4 CPU內(nèi)部組織
14.2.5 Intel 8085
14.3 硬線式實(shí)現(xiàn)
14.3.1 控制器輸入
14.3.2 控制器邏輯
14.4 參考文獻(xiàn)
14.5 習(xí)題
第15章 微程序式控制
15.1 基本概念
15.1.1 微指令
15.1.2 微程序式控制器
15.1.3 Wilkes控制
15.1.4 優(yōu)缺點(diǎn)
15.2 微指令排序
15.2.1 設(shè)計(jì)考慮
15.2.2 排序技術(shù)
15.2.3 地址生成
15.2.4 LSI-11微指令排序
15.3 微指令執(zhí)行
15.3.1 微指令分類法
15.3.2 微指令編碼
15.3.3 LSI-11微指令執(zhí)行
15.3.4 IBM 3033微指令執(zhí)行
15.4 TI 8800
15.4.1 微指令格式
15.4.2 微順序器
15.4.3 帶寄存器的ALU
15.5 微程序應(yīng)用
15.6 參考文獻(xiàn)
15.7 習(xí)題
第五部分 并行處理的組織
第16章 并行處理
16.1 多處理器組織
16.1.1 并行處理器系統(tǒng)類型
16.1.2 并行組織
16.2 對(duì)稱多處理器
16.2.1 組織
16.2.2 多處理器操作系統(tǒng)設(shè)計(jì)考慮
16.2.3 大型機(jī)SMP
16.3 Cache一致性和MESI協(xié)議
16.3.1 軟件解決方案
16.3.2 硬件解決方案
16.3.3 MESI協(xié)議
16.4 機(jī)群系統(tǒng)
16.4.1 機(jī)群系統(tǒng)配置
16.4.2 操作系統(tǒng)設(shè)計(jì)問(wèn)題
16.4.3 機(jī)群系統(tǒng)與SMP的對(duì)比
16.5 非對(duì)稱存儲(chǔ)器存取
16.5.1 推動(dòng)因素
16.5.2 組織
16.5.3 NUMA的贊成票和反對(duì)票
16.6 向量計(jì)算
16.6.1 向量計(jì)算方法
16.6.2 IBM 3090向量機(jī)構(gòu)
16.7 參考文獻(xiàn)
16.8 習(xí)題
附錄A 數(shù)字邏輯
A.1 布爾代數(shù)
A.2 門
A.3 組合電路
A.3.1 布爾函數(shù)實(shí)現(xiàn)
A.3.2 "與非門"和"或非門"的實(shí)現(xiàn)
A.3.3 多路選擇器
A.3.4 譯碼器
A.3.5 可編程邏輯陣列（PLA）
A.3.6 只讀存儲(chǔ)器
A.3.7 加法器
A.4 時(shí)序電路
A.4.1 觸發(fā)器
A.4.2 寄存器
A.4.3 計(jì)數(shù)器
A.5 習(xí)題
附錄B 計(jì)算機(jī)組織與結(jié)構(gòu)課題
B.1 研究性課題
B.2 仿真性課題
B.3 閱讀／報(bào)告類題目
詞匯表