數(shù)字電子技術(shù)分析及其實(shí)用電路設(shè)計(jì)

    第一章 邏輯函數(shù)的簡(jiǎn)化
    1.1 卡諾圖是最簡(jiǎn)式嗎
    1.2 重復(fù)畫圈會(huì)使卡諾圖黯然失色
    1.3 若邏輯表達(dá)式中最小項(xiàng)全為1，卡諾圖化簡(jiǎn)后邏輯表達(dá)式的值應(yīng)為多少
    1.4 約束項(xiàng)的約束條件究竟怎樣理解
    1.5 公式法化簡(jiǎn)邏輯表達(dá)式有關(guān)技巧
   第二章 門電路的分析
    2.1 如何分析晶體管的工作狀態(tài)
    2.2 能充分說明灌電流＞拉電流的例證——電子胸花
    2.3 正確理解多發(fā)射極管的工作原理
    2.4 CMOS和TTL電路的輸入端電阻
    2.5 TTL電路和CMOS電路輸入端懸空的討論
    2.6 電路設(shè)計(jì)的誤區(qū)：三端輸入異或門
    2.7 與或非門的巧用
    2.8 異或門在邏輯電路中的重要作用
    2.9 異或門電路多種表達(dá)式
    2.10 肖特基二極管、三極管及其應(yīng)用
    2.1.1 怎樣運(yùn)用TTL的各種特性曲線來求解
    輸出電壓
    2.1.2 光電耦合器的應(yīng)用
   第三章 組合邏輯電路的分析
    3.1 誰是真正的兇手——與或邏輯的實(shí)際應(yīng)用
    3.2 CMOS復(fù)雜電路的分析技巧——畫出輔助單元電路及設(shè)置中間點(diǎn)
    3.3 編碼器中有優(yōu)先級(jí)和無優(yōu)先級(jí)電路的區(qū)別
    3.4 組合邏輯電路的設(shè)計(jì)
    3.5 怎樣檢查設(shè)計(jì)的電路是否正確
    3.6 全加器電路的組成
    3.7 組合邏輯檢測(cè)原理
   第四章 時(shí)序邏輯電路的分析
    4.1 邊緣觸發(fā)器的探討
    4.2 D觸發(fā)器的特征方程
    4.3 中規(guī)模計(jì)數(shù)器設(shè)計(jì)中出現(xiàn)的死循環(huán)及解決方法
    4.4 時(shí)序邏輯電路的無效狀態(tài)
    4.5 計(jì)數(shù)器的進(jìn)位方式
    4.6 555多諧振蕩器與石英振蕩器
    4.7 555定時(shí)器的多種用途
    4.8 試從理論上來判斷時(shí)序邏輯電路中某一點(diǎn)存在接觸不良或斷線
    4.9 一種功能電路＋另一種功能電路
   第五章 大規(guī)模集成電路及A/D、D/A之間的轉(zhuǎn)換
    5.1 EPROM及其性能
    5.2 其它ROM的簡(jiǎn)介
    5.3 RAM掉電保持電路
    5.4 A/D和D/A的合理安置
    5.5 D/A轉(zhuǎn)換器的誤差原因分析
   第六章 實(shí)用電路的設(shè)計(jì)
    6.1 感應(yīng)開關(guān)電路
    6.2 壓力傳感器及其外圍電路
    6.3 磁敏器件及其外部電路的設(shè)計(jì)
    6.4 多路張力傳感器及微機(jī)檢測(cè)裝置
    6.5 電子空調(diào)帽的設(shè)計(jì)
    6.6 電子搶答器
    6.7 電子鎖
    6.8 攝影機(jī)定時(shí)曝光控制器
    6.9 用ROM實(shí)現(xiàn)的多字符發(fā)生器
    6.10 數(shù)字鐘
    6.1.1 單片機(jī)模擬凸輪曲線
   第七章 可編程邏輯器件PLD及其應(yīng)用
    7.1 概述
    7.2 GAL的特點(diǎn)和原理
    7.3 可編程邏輯設(shè)計(jì)語言及GAL的應(yīng)用
   第八章 電子設(shè)計(jì)自動(dòng)化（EDA）
    8.1 數(shù)字系統(tǒng)的概念
    8.2 現(xiàn)代數(shù)字系統(tǒng)的實(shí)現(xiàn)方法
    8.3 EDA技術(shù)
    8.4 可編程邏輯器件PLD 的發(fā)展
    8.5 用EDA技術(shù)和PLA方法設(shè)計(jì)數(shù)字系統(tǒng)
   參數(shù)文獻(xiàn)