網(wǎng)絡(luò)處理器原理與技術(shù)

定　價(jià)：￥29.80

作　者：	張宏科等編著
出版社：	北京郵電大學(xué)出版社
叢編項(xiàng)：	新一代信息通信技術(shù)書系互聯(lián)網(wǎng)專輯
標(biāo)　簽：	暫缺

購買這本書可以去

ISBN：	9787563509539	出版時(shí)間：	2004-11-01	包裝：	膠版紙
開本：	23cm	頁數(shù)：	311	字?jǐn)?shù)：

內(nèi)容簡介

　　本書首先從基本原理和具體技術(shù)的角度對網(wǎng)絡(luò)處理器進(jìn)行了概要介紹，然后主要以Intel公司的第二代網(wǎng)絡(luò)處理器IXP2XXX為例，分硬件結(jié)構(gòu)、軟件流程、編程指令、應(yīng)用實(shí)例、軟件開發(fā)工具的使用等方面對網(wǎng)絡(luò)處理器進(jìn)行了詳細(xì)的分析。本書取材新穎，內(nèi)容豐富，實(shí)用性強(qiáng)，可作為初學(xué)者了解網(wǎng)絡(luò)處理器基本知識的入門指南，也可作為利用網(wǎng)絡(luò)處理器進(jìn)行項(xiàng)目研發(fā)的工程人員的參考手冊，還可作為通信專業(yè)的研究生和高年級本科生學(xué)習(xí)網(wǎng)絡(luò)處理器知識的教材。

作者簡介

暫缺《網(wǎng)絡(luò)處理器原理與技術(shù)》作者簡介

圖書目錄

第1章  緒論
1. 1  網(wǎng)絡(luò)處理器的基本概念
1. 1. 1  網(wǎng)絡(luò)處理器的產(chǎn)生背景
1. 1. 2  網(wǎng)絡(luò)處理器的定義
1. 1. 3  網(wǎng)絡(luò)處理器的基本組成
1. 2  網(wǎng)絡(luò)處理器的發(fā)展?fàn)顩r
1. 3  Intel網(wǎng)絡(luò)處理器
第2章  IntelIXA簡介
2. 1  IntellXA概述
2. 2  為什么要使用IXP2XXX網(wǎng)絡(luò)處理器
2. 3  IntelIXP2XXX簡介
2. 4  IntelIXA可移植性框架
2. 5  基于IXP2XXX的典型系統(tǒng)結(jié)構(gòu)
2. 6  典型的數(shù)據(jù)包處理流程
第3章  IXP2400硬件體系結(jié)構(gòu)
3. 1  IXP2400硬件結(jié)構(gòu)概述
3. 1. 1  IXP2400硬件結(jié)構(gòu)組成
3. 1. 2  IXP2400硬件結(jié)構(gòu)特征
3. 2  微引擎
3. 2. 1  概述
3. 2. 2  微引擎的組成部分
3. 2. 3  線程
3. 2. 4  事件信號
3. 2. 5  數(shù)據(jù)通道寄存器的尋址模式
3. 3  DRAM控制器
3. 3. 1  概述
3. 3. 2  DRAM控制器的特征
3. 3. 3  DRAM的讀/寫操作
3. 4  SRAM控制器
3. 4. 1  概述
3. 4. 2  SRAM控制器支持的操作
3. 5  SHaC單元
3. 5. 1  概述
3. 5. 2  Scratchpad操作
3. 5. 3  CAP操作
3. 5. 4  哈希運(yùn)算
3. 6  MSF的硬件結(jié)構(gòu)
3. 6. 1  概述
3. 6. 2  介質(zhì)總線接口
3. 6. 3  UTOPIA協(xié)議模式
3. 6. 4  POS-PHY協(xié)議模式
3. 6. 5  CSIX協(xié)議模式
3. 6. 6  MSF接收
3. 6. 7  MSF發(fā)送
3. 7  IntelXscaleCore
3. 8  PCI控制器
3. 9  Chassis單元
3. 9. 1  IXP2400中的并行處理機(jī)制
3. 9. 2  Chassis的結(jié)構(gòu)
3. 10  IXP2400的外圍設(shè)備
3. 11  基于IXP2400的系統(tǒng)構(gòu)架方案
3. 11. 1  Duallngress／Egress構(gòu)架方案
3. 11. 2  Singlelngress／Egress構(gòu)架方案
3. 11. 3  Chaining構(gòu)架方案
3. 11. 4  一個(gè)基于IXP2400的系統(tǒng)構(gòu)架實(shí)例
第4章  基于IXP2XXX的網(wǎng)絡(luò)處理
4. 1  基于IXP2XXX的網(wǎng)絡(luò)處理的基本知識
4. 1. 1  典型的硬件平臺
4. 1. 2  典型的軟件結(jié)構(gòu)
4. 1. 3  基本的數(shù)據(jù)包處理流程
4. 1. 4  數(shù)據(jù)包緩存
4. 2  基于IXP2XXX的并行處理
4. 2. 1  通用處理器的網(wǎng)絡(luò)處理缺陷
4. 2. 2  多處理和多線程
4. 2. 3  串行數(shù)據(jù)流處理的問題
4. 2. 4  分布式緩存
4. 2. 5  小結(jié)
4. 3  IXP2XXX中數(shù)據(jù)結(jié)構(gòu)的管理和操作
4. 3. 1  存儲器的使用
4. 3. 2  對于LinkedList的管理
4. 3. 3  SRAM Q-Array
4. 3. 4  RingBuffer數(shù)據(jù)結(jié)構(gòu)
4. 3. 5  小結(jié)
4. 4  微引擎編程模型
4. 4. 1  Mutual Exclusion. Packet Ordering問題
4. 4. 2  HyperTask Chaining模型
4. 4. 3  Pool of Threads模型
4. 4. 4  HTC與POTs的比較
4. 5  數(shù)據(jù)包處理流程的性能分析
4. 5. 1  性能分析中的重要參數(shù)
4. 5. 2  IXP2XXX系統(tǒng)的硬件資源
4. 5. 3  任務(wù)／資源利用率的分析
4. 5. 4  性能分析舉例
4. 5. 5  性能分析小結(jié)
第5章  IXP2XXX編程參考
5. 1  數(shù)據(jù)包處理軟件概述
5. 2  源文件
5. 2. 1  指令
5. 2. 2  偽指令
5. 2. 3  注釋
5. 3  模塊化結(jié)構(gòu)
5. 4  匯編過程
5. 5  匯編預(yù)處理
5. 6  常量表達(dá)式
5. 7  運(yùn)算符
5. 8  函數(shù)
5. 9  參數(shù). 標(biāo)記列表
5. 10  寄存器和信號
5. 10. 1  寄存器
5. 10. 2  信號
5. 10. 3  地址運(yùn)算符
5. 11  IXP2XXX的偽指令
5. 12  IXP2XXX的指令集
5. 12. 1  指令概述
5. 12. 2  IXF2XXX中的I／O指令
5. 12. 3  IXP2XXX的指令詳解
第6章  IXP2XXX的應(yīng)用
6. 1  基于IXP2400的IPv6路由器設(shè)計(jì)
6. 1. 1  硬件概述
6. 1. 2  軟件概述
6. 1. 3  數(shù)據(jù)處理流程
6. 1. 4  Dispatch Loop
6. 1. 5  系統(tǒng)性能分析
6. 1. 6  系統(tǒng)資源分配
6. 1. 7  軟件模塊詳細(xì)設(shè)計(jì)
6. 2  基于IXP2400的DiffServ系統(tǒng)的設(shè)計(jì)
6. 2. 1  硬件概述
6. 2. 2  軟件概述
附錄  開發(fā)工具Workbench的使用
參考文獻(xiàn)