電子技術(shù)綜合實(shí)習(xí)

第一章 無(wú)線電通訊與超外差收音機(jī)的工作原理
1.1 無(wú)線電通訊
1.1.1 無(wú)線電波的波長(zhǎng)、頻率與波段劃分
1.1.2 無(wú)線電波的發(fā)射
1.1.3 超外差收音機(jī)簡(jiǎn)介
1.2 超外差收音機(jī)的工作原理
1.2.1 輸入電路
1.2.2 變頻電路
1.2.3 中頻放大器
1.2.4 檢波與自動(dòng)增益控制電路
1.2.5 低頻放大電路
1.3 CXA1191AM／FM超外差收音機(jī)工作原理
1.3.1 CXA1191收音機(jī)概述
1.3.2 AM部分工作原理分析
1.3.3 FM部分工作原理分析
第二章 電子工藝實(shí)踐
2.1 DT9205型數(shù)字式萬(wàn)用表的使用與元件測(cè)試
2.2 電子元件的識(shí)別
2.1.1 電阻、電容、電感在元件上表示參數(shù)的方法
2.2.2 電阻、電容、電感元件及其主要參數(shù)
2.3 焊接技術(shù)
2.3.1 電烙鐵
2.3.2 焊接工藝
2.4 超外差收音機(jī)的安裝與調(diào)試
2.4.1 超外差式收音機(jī)專用元件的測(cè)判
2.4.2 超外差收音機(jī)的安裝與調(diào)試
2.4.3 產(chǎn)品調(diào)試
2.4.4 收音機(jī)調(diào)試中的常見(jiàn)問(wèn)題分析
第三章 可編程邏輯器件
3.1 可編程邏輯器件概述
3.1.1 可編程邏輯器件的特點(diǎn)
3.1.2 可編程邏輯器件的分類
3.1.3 可編程元件
3.2 簡(jiǎn)單的可編程邏輯器件
3.2.2 可編程陣列邏輯器件
3.2.3 可編程通用陣列邏輯器件
3.3 復(fù)雜的可編程邏輯器件
3.1.1 CPLD的基本結(jié)構(gòu)
3.3.2 MAX7000系列器件的結(jié)構(gòu)
3.4 現(xiàn)場(chǎng)可編程門陣列
3.4.1 現(xiàn)場(chǎng)可編程門陣列的基本原理
3.4.2 FLEX8000系列器件的結(jié)構(gòu)
第四章 可編程邏輯器件的開(kāi)發(fā)與實(shí)踐
4.1 基于MAX+plusⅡ軟件環(huán)境的電路設(shè)計(jì)實(shí)踐索引
4.2 建立設(shè)計(jì)項(xiàng)目（工程）
4.2.1 啟動(dòng)MAX+plusⅡ軟件環(huán)境（管理器窗口）
4.2.2 指定設(shè)計(jì)項(xiàng)目名稱
4.2.3 指定圖形文件的后綴名
4.2.4 打開(kāi)圖形編輯器
4.3 開(kāi)始繪制原理圖文件
4.3.1 激活圖形編輯區(qū)
4.3.2 調(diào)用庫(kù)元件和輸人/輸出端口
4.3.3 為輸入/輸出端口命名
4.3.4 保存文件保存文件
4.4 開(kāi)始編譯設(shè)計(jì)項(xiàng)目
4.4.1 選項(xiàng)1：為設(shè)計(jì)項(xiàng)目選擇器件
4.4.2 選項(xiàng)2：設(shè)定電路結(jié)構(gòu)資料加載的SRAM模式
4.3.3 選項(xiàng)3：設(shè)定整個(gè)FPGA組件組合電路的性能
4.4.4 設(shè)定器件的引腳分配
4.4.5 存盤與生成引腳定義文檔
4.4.6 指定編譯報(bào)告文件中需要報(bào)告的內(nèi)容
4.4.7 開(kāi)始編譯
4.5 用軟件進(jìn)行項(xiàng)目的功能仿真
4.5.1 打開(kāi)引腳節(jié)點(diǎn)對(duì)話框一
4.5.2 選擇欲仿真的輸入、輸出端口
4.5.3 編輯輸入信號(hào)的波形圖
4.5.4 進(jìn)行仿真
4.6 下載文件到芯片完成項(xiàng)目的設(shè)計(jì)工作
4.6.1 下載步驟簡(jiǎn)述
4.6.2 連接好掌宇開(kāi)發(fā)機(jī)
4.6.3 運(yùn)行裝載（燒錄）工具
4.6.4 下載設(shè)計(jì)文檔到芯片中
4.7 掌宇CIC310型CPLD/EPGA開(kāi)發(fā)系統(tǒng)的安裝與使用
第五章 數(shù)字系統(tǒng)的設(shè)計(jì)實(shí)踐指導(dǎo)
5.1 電子技術(shù)綜合實(shí)驗(yàn)課程任務(wù)書(shū)
5.1.1 設(shè)計(jì)實(shí)習(xí)任務(wù)一：：MAX＋plusⅡ軟件入門實(shí)踐
5.1.2 設(shè)計(jì)實(shí)習(xí)任務(wù)二：十進(jìn)制計(jì)數(shù)顯示器的設(shè)計(jì)與FPGA/CPLD開(kāi)發(fā)機(jī)應(yīng)用實(shí)踐
5.1.3 設(shè)計(jì)實(shí)習(xí)任務(wù)三：二位十進(jìn)制和六十進(jìn)制計(jì)數(shù)器的設(shè)計(jì)
5.1.4 設(shè)計(jì)實(shí)習(xí)任務(wù)四：多功能數(shù)字鐘的設(shè)計(jì)與實(shí)踐
5.2 電子實(shí)習(xí)Ⅱ?qū)嵙?xí)任務(wù)與指導(dǎo)
5.2.1 設(shè)計(jì)實(shí)習(xí)任務(wù)一：MAX+plusⅡ軟件入門實(shí)踐
5.2.2 設(shè)計(jì)實(shí)習(xí)任務(wù)二：十進(jìn)制計(jì)數(shù)顯示器的設(shè)計(jì)與FPGA/CPLD開(kāi)發(fā)機(jī)應(yīng)用實(shí)踐
5.2.3 設(shè)計(jì)實(shí)習(xí)任務(wù)三：二位十進(jìn)制計(jì)數(shù)器的設(shè)計(jì)
5.2.4 設(shè)計(jì)實(shí)習(xí)任務(wù)三：將十進(jìn)制計(jì)數(shù)器改設(shè)計(jì)為六十進(jìn)制計(jì)數(shù)器