SOPC系統(tǒng)設計與實踐

第1章 總體概述1
1.1 學習平臺概述1
1.1.1 軟件平臺1
1.1.2 硬件平臺2
1.2 Nios概述2
1.2.1 第一代Nios嵌入式處理器2
1.2.2 第二代Nios嵌入式處理器3
1.2.3 Nios II處理器的特性3
第2章 Avalon總線規(guī)范5
2.1 概述5
2.1.1 術語5
2.1.2 功能7
2.2 Avalon總線信號8
2.2.1 完整的信號類型列表9
2.2.2 信號極性12
2.2.3 信號命名12
2.2.4 信號時序13
2.2.5 傳輸特性13
2.3 從端口傳輸14
2.3.1 從設備信號14
2.3.2 基本的從端口讀傳輸16
2.3.3 基本的從端口寫傳輸20
2.4 主端口傳輸23
2.4.1 主信號24
2.4.2 基本的主端口讀傳輸25
2.4.3 基本的主端口寫傳輸26
2.4.4 等待狀態(tài)、建立時間與保持時間27
2.5 流水線讀傳輸27
2.5.1 具有固定延時的從端口流水線讀傳輸28
2.5.2 具有可變延時的從端口流水線讀傳輸29
2.5.3 主端口的流水線讀傳輸30
2.6 流傳輸控制31
2.6.1 從端口傳輸?shù)牧骺刂?1
2.6.2具有流控制的主端口傳輸34
2.7 三態(tài)傳輸34
2.7.1 三態(tài)從端口的傳輸35
2.7.2 三態(tài)主端口的傳輸38
第3章 SOPC Builder40
3.1 SOPC Builder簡介40
3.1.1 概述40
3.1.2 SOPC Builder系統(tǒng)結構41
3.1.3 SOPC Builder功能介紹43
3.2 SOPC Builder用戶接口概述44
3.2.1 SOPC Builder的使用44
3.2.2 System Contents選項卡45
3.2.3 Nios II More “CPU” Settings選項卡49
3.2.4 Board Settings選項卡50
3.2.5 System Generation選項卡50
3.2.6 首選項53
3.3 存儲器映射接口的系統(tǒng)互聯(lián)結構54
3.3.1 概述54
3.3.2 地址譯碼57
3.3.3 數(shù)據(jù)的多路復用58
3.3.4 等待狀態(tài)嵌入58
3.3.5 高性能的流水線59
3.3.6 流水線的管理60
3.3.7 endian轉換60
3.3.8 本地地址定位及動態(tài)總線大小60
3.4 SOPC Builder組件61
3.4.1 概述61
3.4.2 組件目錄的結構與內容63
3.4.3 組件目錄位置64
3.5 組件編輯器65
3.5.1 HDL Files選項卡66
3.5.2 Signals選項卡67
3.5.3 Interfaces選項卡69
3.5.4 SW Files選項卡71
3.5.5 Component Wizard選項卡71
3.6 目標板描述73
3.6.1 概述73
3.6.2 創(chuàng)建目標板描述74
3.6.3 目標板描述編輯器的使用78
3.7 引腳映射84
3.7.1 概述84
3.7.2 設計流程85
3.7.3 引腳映射GUI86
第4章 嵌入式外圍設備88
4.1 SDRAM控制器內核88
4.1.1 概述88
4.1.2 在SOPC Builder中示例內核91
4.1.3 硬件仿真93
4.1.4 時鐘、PLL和時序95
4.2 CFI Flash控制器99
4.2.1 概述99
4.2.2 在SOPC Builder中綜合內核100
4.2.3 軟件設計模型101
4.3 EPCS器件控制器內核102
4.4 DMA控制器內核104
4.4.1 概述104
4.4.2 基本功能描述104
4.4.3 在SOPC Builder中示例內核106
4.4.4 軟件設計模型107
第5章 Nios II軟件設計108
5.1 Nios II概述108
5.1.1 概述108
5.1.2 開發(fā)環(huán)境108
5.1.3 第三方支持110
5.2 Nios II IDE110
5.2.1 概述110
5.2.2 Nios II IDE 工作臺110
5.2.3 建立新的工程110
5.2.4 組建并編輯工程112
5.2.5 運行和調試程序114
5.2.6 編輯Flash117
5.2.7 幫助系統(tǒng)118
5.3 HAL系統(tǒng)庫簡介119
5.3.1 概述119
5.3.2 開始設計119
5.3.3 HAL的結構119
5.4 使用HAL進行程序開發(fā)122
5.4.1 概述122
5.4.2 Nios II IDE工程結構122
5.4.3 system.h系統(tǒng)說明文件123
5.4.4 數(shù)據(jù)寬度和HAL類型的定義124
5.4.5 UNIX風格的接口124
5.4.6 文件系統(tǒng)125
5.4.7 使用字符模式器件126
5.4.8 使用定時器127
5.4.9 使用Flash器件129
5.4.10 使用DMA器件134
5.4.11 縮減代碼138
5.4.12 引導程序序列和入口140
5.4.13 存儲器的使用142
5.4.14 HAL系統(tǒng)庫文件路徑145
5.5 為HAL開發(fā)硬件驅動145
5.5.1 概述145
5.5.2 創(chuàng)建硬件驅動的開發(fā)流程146
5.5.3 SOPC編輯器146
5.5.4 硬件訪問147
5.5.5 為HAL器件創(chuàng)建驅動程序148
5.5.6 將器件驅動集成到HAL155
5.5.7 縮減代碼量158
5.5.8 命名空間的分配159
5.5.9 越過默認器件驅動160
5.6 異常處理160
5.6.1 概述160
5.6.2 Nios II異常概述160
5.6.3 中斷服務程序162
5.6.4 中斷服務程序性能165
5.6.5 提升中斷服務程序的性能165
5.6.6 調試中斷168
5.6.7 中斷編寫的指導總結168
5.6.8 HAL異常控制器169
5.7 高速緩存與緊耦合存儲器172
5.7.1 概述172
5.7.2 高速緩存初始化173
5.7.3 寫器件驅動程序174
5.7.4 編寫裝載程序或者自修改代碼175
5.7.5 多CPU系統(tǒng)的高速緩存管理176
5.7.6 緊耦合存儲器177
第6章 實驗板電路178
6.1 實驗板特點178
6.2 存儲電路179
6.3 配置電路181
6.4 按鍵及LED電路182
6.5 LCD Module接口電路185
6.6 E2PROM及Buzzer電路186
6.7 PS/2及VGA接口電路187
6.8 紅外發(fā)射及接收電路188
6.9 RS232接口電路188
6.10 時鐘及鎖相環(huán)電路190
6.11 I/O分配190
6.12 電源電路191
第7章 Nios基礎實驗193
7.1 流水燈實驗193
7.2 JTAG UART通信實驗207
7.3 LCM顯示實驗216
7.4 按鍵中斷實驗219
7.5 計數(shù)顯示實驗223
7.6 建立帶Flash的Nios II系統(tǒng)及配置方法225
7.7 定時器編程229
7.8 I2C Controller IP Core的使用233
第8章 基于Nios控制的DDS信號發(fā)生器236
8.1 設計簡介236
8.1.1 設計需求236
8.1.2 DDS原理簡介236
8.2 設計方案論證238
8.2.1 使用MCU + FPGA + DAC的方案238
8.2.2 FPGA+ DAC的方案239
8.2.3方案論證與選擇240
8.3 系統(tǒng)框圖及實現(xiàn)原理240
8.3.1 系統(tǒng)框圖240
8.3.2 實現(xiàn)原理241
8.4 軟硬件設計241
8.4.1 DAC 模塊電路設計241
8.4.2 Nios II硬件部分設計242
8.4.3 DDS硬件部分設計243
8.4.4 C語言部分設計244
8.5 小結245
第9章 Nios II Flash編程器 246
9.1 在SOPC Builder下定制目標板246
9.2 Nios II Flash編程器的使用248
9.2.1 Nios II Flash編程器概述249
9.2.2 燒寫內容到Flash252
9.2.3 在SOPC Builder系統(tǒng)中例化Flash255
9.3 協(xié)控制器EPM240的工作原理258
第10章 通過實例講解IP Core 的設計過程260
10.1 概述260
10.2 SOPC設備設計流程261
10.3 設計實例一263
10.4 設計實例二270
第11 章基于Nios II控制的TFT液晶顯示276
11.1 概述276
11.2 硬件部分設計277
11.2.1 硬件電路接口277
11.2.2 建立系統(tǒng)277
11.3 軟件控制部分設計279
11.3.1 驅動設計279
11.3.2 漢字庫及其顯示283
11.4 小結286
參考文獻287