計(jì)算機(jī)硬件技術(shù)基礎(chǔ)（第2版）

第1章 計(jì)算機(jī)基礎(chǔ)知識(shí)
　1.1 計(jì)算機(jī)的產(chǎn)生
　1.2 微處理器發(fā)展概述
　1.2.1 4位微處理器
　1.2.2 8位微處理器
　1.2.3 16位微處理器
　1.2.4 32位微處理器
　1.3 微型計(jì)算機(jī)系統(tǒng)
　1.3.1 微型計(jì)算機(jī)的硬件組成
　1.3.2 微型計(jì)算機(jī)的軟件組成
　1.4 計(jì)算機(jī)數(shù)制及算術(shù)運(yùn)算
　1.4.1 數(shù)制及數(shù)制轉(zhuǎn)換
　1.4.2 算術(shù)運(yùn)算
　1.5 計(jì)算機(jī)數(shù)字電路
　1.5.1 邏輯代數(shù)
　1.5.2 門電路
　1.5.3 典型邏輯器件
　習(xí)題
第2章 中央處理器
　.2.1 cpu的功能和組成
　2.1.1 cpu的功能
　2.1.2 cpu的內(nèi)部組成
　2.2 8086/8088的編程結(jié)構(gòu)
　2.2.1 執(zhí)行單元
　2.2.2 總線接口單元
　2.2.3 8086/8088的寄存器
　2.2.4 8086/8088的總線周期概念
　2.3 8086/8088 cpu的引腳及其功能
　2.3.1 8086/8088的引腳信號(hào)
　2.3.2 8086/8088的最小模式
　2.3.3 8086/8088的最大模式
　2.4 8086/8088的存儲(chǔ)器組織與i/o組織
　2.4.1 8086/8088的存儲(chǔ)器組織
　2.4.2 8086/8088的i/o組織
　2.5 8086/8088的cpu時(shí)序
　2.5.1 總線讀操作周期
　2.5.2 總線寫操作周期
　2.5.3 空閑周期
　2.5.4 中斷響應(yīng)周期
　2.5.5 系統(tǒng)復(fù)位和啟動(dòng)
　2.6 典型cpu舉例
　2.6.1 intel 80486微處理器及體系結(jié)構(gòu)
　2.6.2 多核微處理器技術(shù)
　習(xí)題
第3章 存儲(chǔ)器
　3.1 存儲(chǔ)系統(tǒng)概述
　3.1.1 存儲(chǔ)器的分類
　3.1.2 存儲(chǔ)器的主要性能指標(biāo)
　3.1.3 存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)
　3.2 半導(dǎo)體存儲(chǔ)器介質(zhì)
　3.2.1 隨機(jī)存儲(chǔ)器與只讀存儲(chǔ)器
　3.2.2 ddr、ddr ii與ddr iii
　3.3 主存儲(chǔ)器
　3.3.1 主存儲(chǔ)器的基本組成與結(jié)構(gòu)
　3.3.2 主存儲(chǔ)器的容量擴(kuò)展
　3.3.3 存儲(chǔ)器與cpu的連接
　3.3.4 高速緩沖存儲(chǔ)器
　3.4 計(jì)算機(jī)中的內(nèi)存管理
　3.4.1 dos下的內(nèi)存管理
　3.4.2 windows下的內(nèi)存管理
　3.5 外存儲(chǔ)設(shè)備
　3.5.1 外存儲(chǔ)設(shè)備概述
　3.5.2 硬盤存儲(chǔ)器
　3.5.3 光盤存儲(chǔ)器
　3.5.4 固態(tài)硬盤
　3.6 計(jì)算機(jī)中的文件管理
　習(xí)題
第4章 8086匯編語言指令系統(tǒng)
　4.1 8086匯編語言指令語句格式
　4.2 操作數(shù)的尋址方式
　4.2.1 立即數(shù)尋址
　4.2.2 寄存器尋址
　4.2.3 直接尋址
　4.2.4 寄存器間接尋址
　4.2.5 相對(duì)寄存器間接尋址
　4.3 堆棧與堆棧操作
　4.4 8086指令系統(tǒng)
　4.4.1 數(shù)據(jù)傳送指令
　4.4.2 算術(shù)運(yùn)算指令
　4.4.3 邏輯運(yùn)算和移位指令
　4.4.4 串操作指令
　4.4.5 控制轉(zhuǎn)移指令
　4.4.6 中斷指令
　4.4.7 dos和bios調(diào)用
　4.4.8 處理器控制指令
　4.5 指令系統(tǒng)的發(fā)展
　4.5.1 對(duì)指令系統(tǒng)的要求
　4.5.2 cisc與risc
　習(xí)題
第5章 匯編語言程序設(shè)計(jì)
　5.1 概述
　5.2 匯編語言源程序的基本結(jié)構(gòu)和語法
　5.2.1 常用偽指令
　5.2.2 簡化段定義偽指令
　5.2.3 常量、變量和標(biāo)號(hào)
　5.2.4 表達(dá)式
　5.3 匯編語言程序設(shè)計(jì)
　5.3.1 結(jié)構(gòu)化程序設(shè)計(jì)
　5.3.2 exe文件和com文件
　5.3.3 匯編語言與高級(jí)語言的接口
　習(xí)題
第6章 i/o接口和總線
　6.1 輸入輸出接口基本知識(shí)
　6.1.1 接口技術(shù)的基本知識(shí)
　6.1.2 輸入輸出傳送方式
　6.1.3 i/o端口的尋址方式
　6.1.4 i/o接口讀寫
　6.1.5 串行接口和并行接口
　6.2 總線
　6.2.1 總線的概念
　6.2.2 總線分類及特性
　6.2.3 總線的性能指標(biāo)
　6.2.4 總線結(jié)構(gòu)對(duì)計(jì)算機(jī)系統(tǒng)性能的影響
　6.2.5 ich和mch(gmch)
　習(xí)題
第7章 中斷系統(tǒng)
　7.1 中斷的概念
　7.1.1 中斷源
　7.1.2 中斷過程
　7.1.3 中斷優(yōu)先級(jí)及嵌套
　7.2 8086/8088中斷系統(tǒng)
　7.3 中斷控制器8259a
　7.3.1 8259a的引腳功能
　7.3.2 8259a的內(nèi)部結(jié)構(gòu)
　7.3.3 8259a的命令字
　7.3.4 8259a級(jí)聯(lián)
　7.3.5 用8259a實(shí)現(xiàn)中斷控制
　習(xí)題
第8章 dma控制器及其應(yīng)用
　8.1 dma控制器(dmac)的功能
　8.2 dma控制器8237的原理及應(yīng)用
　8.2.1 引腳及功能
　8.2.2 工作時(shí)序
　8.2.3 工作方式
　8.2.4 內(nèi)部寄存器
　8.2.5 8237的尋址及連接
　8.2.6 初始化
　習(xí)題
第9章 典型接口芯片
　9.1 并行接口芯片8255a
　9.1.1 并行通信和并行接口
　9.1.2 8255a的內(nèi)部結(jié)構(gòu)和引腳信號(hào)
　9.1.3 8255a的控制字
　9.1.4 8255a的工作模式
　9.1.5 8255a的應(yīng)用
　9.2 串行通信與串行接口8251a
　9.2.1 串行接口與串行通信
　9.2.2 8251a的基本工作原理
　9.3 8253可編程計(jì)數(shù)器/定時(shí)器
　9.3.1 概述
　9.3.2 可編程計(jì)數(shù)器/定時(shí)器的原理
　9.3.3 可編程計(jì)數(shù)器/定時(shí)器8253的引腳信號(hào)和編程結(jié)構(gòu)
　9.3.4 8253的工作模式
　9.3.5 可編程計(jì)數(shù)器/定時(shí)器8253編程實(shí)例
　習(xí)題
第10章 模數(shù)(a/d)和數(shù)模(d/a)轉(zhuǎn)換
　10.1 概述
　10.2 a/d轉(zhuǎn)換器
　10.2.1 模數(shù)轉(zhuǎn)換的基本原理
　10.2.2 模數(shù)轉(zhuǎn)換的主要技術(shù)指標(biāo)
　10.2.3 a/d轉(zhuǎn)換器adc0809的結(jié)構(gòu)及引腳
　10.3 d/a轉(zhuǎn)換器
　10.3.1 數(shù)模轉(zhuǎn)換的基本原理
　10.3.2 d/a轉(zhuǎn)換器的主要性能參數(shù)
　10.3.3 8位d/a轉(zhuǎn)換器dac083
　10.4 計(jì)算機(jī)中的adc/dac應(yīng)用——聲卡codec
　10.4.1 codec簡介
　10.4.2 聲卡codec的主要技術(shù)參數(shù)
　10.4.3 常見的聲卡codec
　習(xí)題
第11章 嵌入式處理器與嵌入式系統(tǒng)
　11.1 基本概念
　11.1.1 嵌入式系統(tǒng)的定義
　11.1.2 兩種存儲(chǔ)體系結(jié)構(gòu)——馮?諾依曼結(jié)構(gòu)與哈佛結(jié)構(gòu)
　11.1.3 兩種指令系統(tǒng)結(jié)構(gòu)——cisc和risc
　11.2 嵌入式處理器
　11.2.1 嵌入式處理器現(xiàn)狀
　11.2.2 嵌入式處理器分類
　11.2.3 主流嵌入式處理器的介紹
　11.2.4 嵌入式處理器的發(fā)展趨勢
　11.3 嵌入式操作系統(tǒng)
　11.3.1 嵌入式操作系統(tǒng)的概念
　11.3.2 嵌入式操作系統(tǒng)的分類
　11.3.3 主流嵌入式操作系統(tǒng)的介紹
　11.3.4 嵌入式操作系統(tǒng)的發(fā)展趨勢
　習(xí)題
附錄a ascii編碼表
參考文獻(xiàn)