零點(diǎn)起步：Altera CPLD/FPGA輕松入門(mén)與開(kāi)發(fā)實(shí)例

定　價(jià)：￥59.80

作　者：	薛冰等著
出版社：	機(jī)械工業(yè)出版社
叢編項(xiàng)：
標(biāo)　簽：	計(jì)算機(jī)與互聯(lián)網(wǎng) 專用軟件

購(gòu)買這本書(shū)可以去

ISBN：	9787111372455	出版時(shí)間：	2012-04-01	包裝：	平裝
開(kāi)本：	16開(kāi)	頁(yè)數(shù)：	361	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　《零點(diǎn)起步：Altera CPLD/FPGA輕松入門(mén)與開(kāi)發(fā)實(shí)例》面向FPGA初中級(jí)讀者，全書(shū)共分11章，較系統(tǒng)地介紹了可編程邏輯器件的結(jié)構(gòu)原理以及VHDL（超高速集成電路硬件描述語(yǔ)言）基礎(chǔ)知識(shí)、語(yǔ)法結(jié)構(gòu)和常用基本數(shù)字電路的例程，使讀者能夠輕松入門(mén)并鞏固數(shù)字電路基礎(chǔ)知識(shí)；詳細(xì)分析了目前主流的可編程邏輯器件和開(kāi)發(fā)工具，并介紹了邏輯電路設(shè)計(jì)過(guò)程中的一些基本問(wèn)題和處理方法，以及如何在Altera公司的CPLD/FPGA芯片上運(yùn)行VHDL程序，其中包含一些常用數(shù)字信號(hào)處理算法和接口控制器的設(shè)計(jì)實(shí)例；最后介紹基于SOPC的嵌入式設(shè)計(jì)的具體工作流程和設(shè)計(jì)方法，并結(jié)合實(shí)際工程設(shè)計(jì)，說(shuō)明如何采用可編程邏輯器件實(shí)現(xiàn)典型的嵌入式系統(tǒng)。本書(shū)內(nèi)容翔實(shí)，講解透徹，案例實(shí)用，能夠使讀者快速、全面地掌握CPLD/FPCA的基本開(kāi)發(fā)方法。《零點(diǎn)起步：Altera CPLD/FPGA輕松入門(mén)與開(kāi)發(fā)實(shí)例》既可作為各類培訓(xùn)學(xué)校的教材，也可作為工程技術(shù)人員及大中專院校相關(guān)專業(yè)師生的參考書(shū)。

作者簡(jiǎn)介

暫缺《零點(diǎn)起步：Altera CPLD/FPGA輕松入門(mén)與開(kāi)發(fā)實(shí)例》作者簡(jiǎn)介

圖書(shū)目錄

前言
第1章可編程邏輯器件概述
1.1 EDA技術(shù)及其應(yīng)用
1.2 可編程邏輯器件的分類及原理
1.2.1 EPLD和CPLD
1.2.2 FPGA
1.2.3 FPGA與CPLD的比較
1.3 PLD的設(shè)計(jì)開(kāi)發(fā)
1.3.1 PLD設(shè)計(jì)方法
1.3.2 PLD設(shè)計(jì)流程
1.4 Altera可編程邏輯器件
1.4.1 Stratix系列
1.4.2 Arria系列
1.4.3 Cyclone系列
1.4.4 MAX系列
1.5 思考與練習(xí)
第2章 VHDL基礎(chǔ)
2.1 VHDL概述
2.1.1 硬件描述語(yǔ)言概述
2.1.2 VHDL的特點(diǎn)及設(shè)計(jì)流程
2.2 VHDL程序基本結(jié)構(gòu)
2.2.1 實(shí)體
2.2.2 結(jié)構(gòu)體
2.2.3 配置
2.2.4 程序包
2.3 VHDL中的數(shù)據(jù)
2.3.1 標(biāo)識(shí)符
2.3.2 數(shù)據(jù)對(duì)象
2.3.3 數(shù)據(jù)類型
2.4 VHDL中的表達(dá)式
2.5 VHDL描述語(yǔ)句
2.5.1 順序描述語(yǔ)句
2.5.2 并行描述語(yǔ)句
2.6 思考與練習(xí)
第3章 VHDL程序設(shè)計(jì)
3.1 基本數(shù)字電路的VHDL描述
3.1.1 基本邏輯門(mén)電路
3.1.2 編碼器和譯碼器電路
3.1.3 數(shù)據(jù)選擇器
3.1.4 加法器
3.1.5 乘法器
3.1.6 觸發(fā)器電路
3.1.7 寄存器電路
3.1.8 計(jì)數(shù)器電路
3.1.9 存儲(chǔ)器
3.2 有限狀態(tài)機(jī)
3.2.1 有限狀態(tài)機(jī)的基本描述
3.2.2 有限狀態(tài)機(jī)狀態(tài)編碼方式
3.2.3 有限狀態(tài)機(jī)的輸出和復(fù)位
3.3 應(yīng)用實(shí)例——表決器、雙口RAM的讀取
3.4 思考與練習(xí)
第4章 Altera開(kāi)發(fā)工具的使用
4.1 QuartusⅡ集成開(kāi)發(fā)環(huán)境
4.1.1 概述
4.1.2 QuartusⅡ的安裝
4.1.3 QuanUsⅡ10.0圖形用戶界面
4.1.4 設(shè)計(jì)輸入
4.1.5 對(duì)設(shè)計(jì)工程進(jìn)行設(shè)置和約束
4.1.6 設(shè)計(jì)綜合
4.1.7 布局布線
4.1.8 仿真
4.1.9 時(shí)序分析
4.1.10 編程與配置
4.2 在Altera CPLD/FPGA中運(yùn)行第一個(gè)程序
4.2.1 實(shí)驗(yàn)?zāi)康?、環(huán)境及實(shí)驗(yàn)原理
4.2.2 實(shí)驗(yàn)步驟
4.3 應(yīng)用實(shí)例——MAXⅡ內(nèi)嵌UFM模塊的使用
……
第5章可編程邏輯設(shè)計(jì)的基本問(wèn)題
第6章典型數(shù)字信號(hào)處理算法FPGA設(shè)計(jì)
第7章通用接口的FPGA設(shè)計(jì)
第8章基于SOPC的嵌入式系統(tǒng)設(shè)計(jì)
第9章 SOPC硬件開(kāi)發(fā)
第10章 SOPC軟件開(kāi)發(fā)
第11章基于NiosⅡ的μC/OS Ⅱ應(yīng)用
參考文獻(xiàn)